GB/T 43536.2-2023 三维集成电路 第2部分：微间距叠层芯片的校准要求
Three dimensional integrated circuits—Part 2：Alignment of stacked dies having fine pitch interconnect
内容简介
国家标准《三维集成电路 第2部分：微间距叠层芯片的校准要求》由TC599（全国集成电路标准化技术委员会）归口，主管部门为工业和信息化部（电子）。本文件规定了在芯片键合过程中使用多个叠层集成电路之间初始校准和校准保持的要求。定义了校准标记和操作步骤。本文件只适用于使用电耦合方法进行的芯片间校准。
起草单位
中国电子技术标准化研究院、中国航天科技集团公司第九研究院第七七一研究所、珠海越亚半导体股份有限公司、华进半导体封装先导技术研发中心有限公司、青岛智腾微电子有限公司、
起草人
汤朔、 李锟、 刘欣、 陈先明、 肖克来提、吴道伟、
相近标准
* 特别声明：资源收集自网络或用户上传，本网站所提供的电子文本仅供参考，请以正式出版物为准。电子文本仅供个人标准化学习、研究使用，不得复制、发行、汇编、翻译或网络传播等。如有侵权，请及时联系我们！